{{ title }}
{{ errorMessage }}


{{ errorMessage }}





{{ registerSuccessMessage }}
当前位置:首页>市场动态> 正文 
收藏
点赞
投稿
超越Zetabyte时代的先进封装
  2023-04-25      1222

Tom Rucker

随着行业持续积极追求摩尔定律,技术和解决方案涵盖的范围已扩展到封装领域。从历史上看,封装的作用是保护裸芯片免受环境的影响,并将芯片的小几何尺寸扩展到系统板的大间距上。展望未来,封装也被用于在同一个单元中互连多个裸芯片。这有助于实现将来自不同技术工艺的裸芯片组装成具有更高性能、整体较小的外形尺寸。业内通常将这种方法称为“先进封装”,或异构3D集成。在各个细分市场,从计算、通信到国防,使用先进封装技术的产品正变得越来越普遍。

封装技术的重要性体现在美国《CHIPS与科学法案》中。该法案确立了国家先进封装制造计划(NAPMP),旨在“加强国内生态系统中的半导体先进测试、组装和封装能力”。这些规定表明,封装技术的重要性已超出技术行业范畴,进入决策领域。CHIPS法案资助的项目可确保美国将继续推动封装技术的发展,支持重新平衡全球芯片制造能力和产能工作。本土生产将加强整个供应链,并确保满足关键的国内市场需求。这笔资金将使美国加快创新封装技术的开发,以支持新的革命性和进化性的终端产品。美国商务部目前正在制定NAPMP实施计划的细节,预计2023年初将公布实施细节。

实现CHIPS法案设定的目标,需要在广泛的技术领域进行开发,并整合这些不同的构建模块。工艺组成可分为3个通用功能领域:晶圆级、面板级和单元级工艺。

晶圆工艺步骤遵循在裸芯片上构建和互连晶体管的制造流程,涉及多个裸芯片的电气连接。这些裸芯片可以通过聚合物/金属化结构并排连接,也可以通过焊料或铜构成的连接相互堆叠。业界开发了多种架构,针对终端产品性能和成本目标优化了每种架构。基于晶圆的工艺步骤利用了晶圆制造行业的工具和丰富经验。

基于面板的工艺步骤支持多种使用情况,从构建连接一个裸片的基板(封装),到通过不同工艺流程互连同一单元中多个裸芯片的替代方法。根据封装体的尺寸、芯片数量和总的芯片面积,基于面板的加工可以提供比基于晶圆的加工成本更低的选择。与晶圆工艺相比,基于面板的工艺得益于更大封装尺寸的更高面板利用率,以及每个面板的更多单元数量。就像半导体行业在从200毫米到300毫米晶圆的过渡中所实现的规模经济一样,面板工艺也实现了与晶圆工艺同等的效益。此外,基于面板的技术及材料发展为通信和计算等各种细分市场提供了独特的解决方案。

然而,要推广基于面板的工艺,需要克服一些挑战。例如,制造先进基板的材料、工艺设备和设施正变得越来越接近晶圆制造设备,因此需要设备开发。基于面板工艺的较小几何形状需要清洁的环境、先进的光刻技术和更高性能的电介质,以及其他材料。需要改进面板处理,以提高生产线良率。这些功能可以应用于其他行业,如显示器和电路板制造,可以进一步激励将这些技术扩展到所需的水平,以克服面板测试行业面临的特有缺陷、质量和可靠性挑战。《CHIPS法案》中的封装条款可以加速这些工作。

基于单元的工艺可以看作是通常所说的组装和测试的持续发展这个制造阶段也需要技术上的进步,以支持更高的热负荷和更紧密的间距。

许多产品需要使用晶圆、面板和单元这三种先进流程进行加工。例如,Intel®Data Center GPU Max系列产品在47个 tile/die封装中包含大约1000亿个晶体管。这些产品具有多种先进封装技术,包括堆叠在不同裸芯片上的裸芯片、嵌入封装中的裸芯片,连接到封装的多个裸芯片堆叠,以及先进的散热解决方案。这种“混搭”架构为产品设计师提供了交付最佳产品的灵活性。

image.png

图1:Intel®Data Center GPU Max系列是复杂的先进封装产品案例

在所有这些制造阶段,要证明国内制造的经济可行性,就需要对工厂和加工工具的设计方式进行重大变革。每件工具的产量必须显著提高,而人工手动工作则需要显著减少——每项手动工作都要减少一个数量级。这对行业来说既是挑战也是机遇,应该成为《CHIPS法案》下启动项目的重点领域。

确保最终封装产品符合严格的质量和缺陷水平要求,需要在生产线上和在生产线末端大量的测试。目前的产品需要1000亿个晶体管,预计2030年左右需要1万亿个晶体管,这一挑战是巨大的。这些产品具有严苛的性能目标,必须能够在广泛的使用条件下发挥作用。

在一个单元中有多个裸芯片的良率管理,要求在工艺流程中达到高水平的测试覆盖率和缺陷管理。良率损失对成本的影响很大。先进封装测试比较独特,需要在封装组装之前测试和验证所有裸芯片的性能和可靠性。裸芯片测试需要测试制造缺陷和一些性能特征,而不是简单地对晶圆进行分类以查找总体制造缺陷;此外,该过程不仅需要对单个裸芯片施加压力,还需要对晶片的堆叠施加压力。组装后,必须对设备进行组装缺陷测试、压力测试、分类测试,并在系统级运行,以实现最佳性能特征以及质量和可靠性验证。

此外,如果最终单元由数字、模拟、光学、MEM等混合技术工艺元件组成,那么除了验证完整的集成单元是否符合规格外,每个子元件所需的不同测试要求和功能将使测试方法进一步复杂化。先进封装的进一步挑战是确定不同测试步骤在工艺流程中的最佳位置,以平衡成本和良率管理,以及测试和测量解决方案本身的可扩展性。

由于需要收集、存储和分析的数据呈指数级增长,世界正在转向 zeta 级计算。随着这一发展趋势的持续,先进封装成为满足这些系统的性能和尺寸要求的必要条件。为了成功交付创新产品和功能,需要设计和制造领域发展突破性技术。计算机产品的创新需要在未来几年中在先进封装方面取得重大发展,这一发展有望为行业带来新的、令人兴奋的机遇时代。

Tom Rucker任英特尔公司技术开发副总裁。

分享到:
  点赞
  收藏
  打印

中国电子制造专业人士刊物

创于2003年

全国"一步步新技术研讨会"官媒

SbSTC服务号
actSMTC订阅号
扫一扫,掌握最新资讯
评论(0
已输入0
相关推荐