摘要：ESD/静电放电是SMT质量工程师常遇到和困惑的问题，如何用新的测试设备来让不可见的ESD变可见，如何用公式来计算ESD放电发生时，被保护IC保护线路上残余电压是否安全。

本文分三部分，

一：介绍如何用ESD Event Monitor（静电放电监控仪）来测试产线是否发生静电放电现象和放电电压的大小，二：如何用算法来估算产品设计的ESDTVS保护元件选用和电路板铜箔设计是否合理，三：对产品ESD测试要求国际标准的IEC61000-4-2中豁免测试（Electrostatic discharge immunity test）的理解。

关键词：ESDEvent（静电放电事件）；ESD TVS (瞬态二极管/Transient Voltage Suppressor)；　ESD豁免测试（Electrostatic discharge immunity test）

0　引言

ESD(ElectroStatic Discharge)静电放电，是电子制造工厂的质量工程师的 老朋友 ，更是梦靥。

在电子厂质量工程师收到的半导体供应商的分析报告（FAR）的结论中，80%以上的都是EOS/ESD,并且会得到厂商的一句友好建议：请贵司评估制程是否有ESD风险，产品ESD保护是否设计合理。这时，工程师就得嘀咕， 我该如何跟我得老板交差了？!

ESD的制程和产品控制的文章，在Internet上很多，ESD防护材料，静电手环，离子风扇的使用，ESD静电网及接地桩，中央空调的ESD加湿运用等等， 在此不做介绍，谨以我在这两年的实践经验中的ESD静电放电监控，ESD产品设计保护， 和ESD测试评估的经验心得来与大家共享。

1　制程中的ESD Event/静电放电事件的监控和测试

电子厂工程师都有这样的痛苦经历，测试站突发高不良， 经工程师分析为ESD, 向厂长报告， 嗯， 得到厂长一句： 又是ESD, 跟我讲这个看不见摸不着的ESD, 你在讲鬼故事吗？ 。然后被K得满头是包，满腹委屈回来。

是的， ESD是个看不见摸不着又是事实存在的 鬼故事 。 如何让这鬼现形呢？传统的三大ESD神器，ESD接地电阻重锤，ESD表面电阻测试仪和静电仪已经力不从心了。

代工厂甲（ODM） 有采用SIMOCION的品牌（Intel推荐）的ESD放电监控仪（ESD Discharge Event Monitor）对SMT工厂流水线的贴片机及皮带线检查， 发现有用传统ESD检测仪器没法检查出来的放电现象， 并查出产生原因改进传输皮带，设备接地等。现在市面上已经有一种能监控到周边有ESD放电事件发生（ESD discharge Event）的仪器。可以让工程师做长期监控并记录到周边每一次ESD放电事件的发生时间，放电静电压的大小。通俗讲， 就是让 鬼 现形。

在业界内， 3M(现SCS)的手持式ESD Event Monitor 也是个不错的选择， 我们的代工厂乙（ODM） 就是采用3M手持式测试仪。

问题已经发现， 且已经明确看到ESD静电场以及静电放电的区域与电压量级， 如何来预防呢？

考虑到湿敏元件（MSD）的控制，加湿在SMT车间是不可行的， 那么离子发生器是较佳选择了，SIMOCION有推荐如下图的广角离子发生器。用离子空气来中和主板（Mother Board ）上的静电。如 图一

2　主板（MB）的ESD设计保护线路合理的设计评估

QE的同仁们一定会遇到这样的问题， 我们在SMT工厂里面ESD的各项任务已经控制的非常好了，为何出去的产品还是有一堆的IC的ESD问题呢？ 然后，QE工程师又领了一堆的任务要来查制程的各项ESD任务。当QE来怀疑RD的ESD保护线路设计有问题，嗯，RD会直接怼到你怀疑人生。

实际上， 怀疑RD的设计有瑕疵， 这是对的，这里就要介绍ESD TVS(瞬态二极管)的选用和PCB Layout 的设计问题了。

首先，要选对的TVS(瞬态二极管), 低电容以满足高数数据传输特性的要求，快速响应时间，低钳位电压， 高浪涌电流通过能力。在现在的降成本压力下，RD的设计成本（BOM Cost）降本要求是每季度都要下调，RD会使用ESD TVS(瞬态二极管)系列中的低价品来替用，低成本低品质参数。这就要求QE工程师去看看实际使用的TVS(瞬态二极管)的参数与原始设计器件的差异。在此， 不做具体举例。

另外，要选用正确的PCB Layout (印刷电路板布线)，ESD TVS(瞬态二极管)的等效电路图如 图二 。（引用《Very Low capacitance ESD protection USBLC6-4 /STMircoelectronics》

钳位电压 V_CL 可以按一下公式计算 （理想状态下）。

V_CL = V_{TRANSIL +}V_F （正向放电）

V_CL = -V_F （反向放电）

其中 V_F = V_T + R _d * I _p (V_F 导通压降, V_T 导通门槛电压)

假设瞬态二极管的动态电阻为 Rd =0.5Ω且 Vt=1.1V.

依照 IEC 61000 4-2 surge level 4 (Contact discharge: Vg =8KV, Rg=330Ω)

VBUS=+5V, Ip =Vg/Rg =24A

则可以得到：

Vcl+= +31.2 V ;Vcl-=-13.2V

可得到：现实往往是非理想状态的。我们假设铜箔引脚线长10mm, 宽0.5mm, 则铜箔引线的等效电感约为6nH。IEC 61000-4-2surge occurs脉冲时间t_r=1ns。则会在铜箔的等效电感上-产生额外的压降L_I/O * dI/dt + L_GND * dI/dt。因为电流突变量dI/dt =Ip/t_r= 24 A/ns，在每侧铜箔上产生的电压降为 L_I/O * dI/dt= L_GND * dI/dt =6nHX24A/ns=144V。

Vcl+=+31.2+144+144=319.2V；Vcl-=-13.1-144-144=-301.1V。

Intel的CPU制程进入纳米级后，CDM模式就降到250V级了。非理想状态下的布线会置CPU于风险之中。

那， 同学们会问了，既然是设计的问题，为何QE的ORT（Outgoing Reliability Test）测试没法发现呢？这就涉及到IEC 61000 4-2的豁免测试的理解和执行了。这就是为何RD已经加了TVS(瞬态二极管),工厂SMT制程控制也做完善了，为何还有现象级的ESD不良在市场发生了。

3　设计评估测试（EVT）和ORT测试的ESD测试方法

产品的ESD测试是各个品牌商的基本要求，也是严格要求代工厂执行的基本产品评估测试。既然都有按要求的规范去测，QE工程师可以大胆假设设计评估测试（EVT）和ORT测试的ESD测试方法有瑕疵。

基于大胆假设，小心求证的理念， 先查IEC 61000 4-2，得到了，国标有豁免项。对于高速传输端口，有豁免接触式ESD测试（Contact discharge）.

国标是产品的基本要求， 不是最高要求， 我们应该比国标更要高标准要求。可以在材料市场端找到能满足到高速数据传输要求的超级小电容的ESDTVS(瞬态二极管)来保护IC.

4.　经验总结

测试工具的改进上， 要跟进业界的最新技术动态，尽早拿到业界的最新仪器来帮助工作更便捷。如使用 ESD discharge Event Monitor 让 鬼 故事现形。

材料技术的进步， 在Intel CPU进入纳米制程后， CPU本身自带的的ESD防护等级下降，对SMT制程的要求更高，在产品的设计上也要求更严谨。

终端用户的使用环境可能变数更多， 如在Iphone4到Iphone6的USB数据线是敞开式，所有的端子都开放模式，而很多终端用户购买的并非Apple认证的线，非认证的线中没有集成ESD保护线路终端用户的ESD会直接灌入到PC中，造成IC更容易受伤。

参考文献：

· SI-Ele-EV3-180507（Simco ION 产品目录）@https://www.simco-ion.com/

· 3M_ESD_Pro_Users_Guide（3M ESD Event monitor /3M 静电放电监控器使用手册）https://staticcontrol.descoindustries.com/default.aspx

· Very Low capacitance ESD protection /STMircoelectronicshttps://www.st.com/resource/en/datasheet/cd00047494.pdf

作者：李称生/工厂工程品质工程师，邮箱：Jackson.li@hp.com，

电话：086-18523543830

单位：惠普（重庆）有限公司

地址：重庆市沙坪坝区西永镇西园一路28号

邮编：401333